特許
J-GLOBAL ID：200903099809996877
画素回路及び表示装置
発明者：
出願人/特許権者：
代理人 (2件)：
吉田 研二
, 石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2004-154083
公開番号（公開出願番号）：特開2005-157263
出願日： 2004年05月25日
公開日（公表日）： 2005年06月16日
要約：
【課題】駆動TFTのしきい値変動の悪影響を減少する。【解決手段】選択TFT20、補正TFT22がオンし、データラインのデータ電圧が駆動TFT24のゲート電圧として保持容量28に保持される。選択TFT20をオフ後、保持容量ラインSCの電圧を立ち下げ、駆動TFT24をオンして駆動電流を有機EL素子26に流す。補正TFT22は、保持容量ラインSCの立ち下がり前はオンで、立ち下がり途中でオフし、ゲート電圧の立ち下がり中に補正TFT22の容量値が変化し、駆動TFT24のゲート電圧の立ち下がり勾配が変化し、駆動TFT24のしきい値変化に対応して、保持容量ラインSC立ち下がり後のゲート電圧が設定される。保持容量の容量値を補正トランジスタのゲート容量値に基づいて決定し、パルス電圧ラインの電圧変化の際に保持容量に流れ込む電荷量を適切に設定し、駆動TFTのしきい値変動の駆動電流への影響を効果的に減少できる。【選択図】図1
請求項（抜粋）：
第1導電領域がデータラインに接続され、制御端に選択信号が入力される選択トランジスタと、
第1導電領域が前記選択トランジスタの第2導電領域に接続され、制御端が所定電圧の第1電源に接続された補正トランジスタと、
制御端が前記補正トランジスタの第2導電領域に接続され、第1導電領域が電流供給源としての第2電源に接続された駆動トランジスタと、
第1電極が前記駆動トランジスタの制御端に接続され、第2電極がパルス電圧ラインに接続された保持容量と、
前記駆動トランジスタに流れる電流によって動作する被駆動素子と、
を有し、
前記補正トランジスタは、
前記パルス電圧ラインの電圧の変動に応じて前記駆動トランジスタの制御端電圧が変化し、これに応じて前記駆動トランジスタがオン状態となる際の前記制御端電圧を、該補正トランジスタの動作しきい値及びゲート容量に基づいて制御し、
前記保持容量は、前記補正トランジスタの前記ゲート容量値に基づいた容量値を備えることを特徴とする画素回路。
IPC (3件)：
G09G3/30
, G09G3/20
, H05B33/14
G09G3/30 J
, G09G3/20 611H
, G09G3/20 624B
, H05B33/14 A
3K007AB02
, 3K007AB17
, 3K007BA06
, 3K007DB03
, 3K007GA00
, 3K007GA04
, 5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080DD22
, 5C080FF11
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
