特許
J-GLOBAL ID：200903099811338860

アクティブマトリクス基板およびそれを備えた表示装置

発明者：
岡田 美広

岡田 美広 について

, 
中村 渉

中村 渉 について

, 
仲村 健志

仲村 健志 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 奥田 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2004-254876
公開番号（公開出願番号）：特開2006-071946
出願日： 2004年09月01日
公開日（公表日）： 2006年03月16日
要約：
【課題】配線抵抗の増加やスイッチング素子の駆動能力の低下を伴うことなく、走査配線と信号配線との交差部に形成される容量を低減することが可能なアクティブマトリクス基板およびそれを備えた表示装置を提供する。【解決手段】本発明によるアクティブマトリクス基板は、基板10と、基板10上に形成された信号配線11と、信号配線11に交差する走査配線13と、走査配線13に印加される信号に応答して動作するボトムゲート型の薄膜トランジスタ14と、薄膜トランジスタ14を介して信号配線11に電気的に接続され得る画素電極15とを備えている。信号配線11は、第1の層間絶縁膜12を介して走査配線13の下層に形成されており、第1の層間絶縁膜12に形成されたコンタクトホール12’を介して薄膜トランジスタ14のソース電極14Sに電気的に接続されている。【選択図】図3
請求項（抜粋）：
基板と、 前記基板上に形成された複数の信号配線と、 前記複数の信号配線に交差する複数の走査配線と、 前記基板上に形成され、対応する前記走査配線に印加される信号に応答して動作する複数の薄膜トランジスタと、 前記複数の薄膜トランジスタを介して、対応する前記信号配線に電気的に接続され得る複数の画素電極と、を備えたアクティブマトリクス基板であって、 前記複数の薄膜トランジスタのそれぞれは、対応する前記走査配線に電気的に接続されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極の上方に形成された半導体層と、前記半導体層上に形成されたソース電極およびドレイン電極とを有するボトムゲート型の薄膜トランジスタであり、 前記信号配線は、第1の層間絶縁膜を介して前記走査配線の下層に形成されており、前記第1の層間絶縁膜に形成されたコンタクトホールを介して対応する前記薄膜トランジスタの前記ソース電極に電気的に接続されている、アクティブマトリクス基板。
IPC (2件)：
G02F 1/136 ,  G09F 9/30
FI (2件)：
G02F1/1368 ,  G09F9/30 338
Fターム (40件)：
2H092GA13 ,  2H092GA16 ,  2H092HA04 ,  2H092JA26 ,  2H092JA35 ,  2H092JA46 ,  2H092JB05 ,  2H092JB13 ,  2H092JB23 ,  2H092JB26 ,  2H092JB27 ,  2H092JB32 ,  2H092JB35 ,  2H092JB36 ,  2H092JB38 ,  2H092JB57 ,  2H092JB58 ,  2H092JB63 ,  2H092JB64 ,  2H092KA12 ,  2H092KA18 ,  2H092KA22 ,  2H092KB25 ,  2H092MA05 ,  2H092MA07 ,  2H092MA13 ,  2H092NA23 ,  2H092PA06 ,  5C094AA02 ,  5C094AA05 ,  5C094AA14 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DA15 ,  5C094DB01 ,  5C094EA04 ,  5C094EA10
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM