特許

J-GLOBAL ID：200903099847168562

半導体記憶装置

発明者： 坂田 俊一
出願人/特許権者： 株式会社沖マイクロデザイン宮崎 ,  沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-093565
公開番号（公開出願番号）：特開平10-289587
出願日： 1997年04月11日
公開日（公表日）： 1998年10月27日
要約：

【要約】【課題】 メモリセル110の充放電能力を小さくすることができ、且つ、誤動作のおそれの少ない半導体記憶装置を提供する。【解決手段】 データを保持するメモリセル110およびメモリセル150と、転送信号Aに基づいてメモリセル110の出力信号をメモリセル150に転送するNORゲート120と、転送信号Aに基づいてメモリセル110の反転出力信号をメモリセル150に転送するNORゲート130とを備えた半導体記憶装置において、メモリセル150が、一方のソース端子がNORゲート120の信号出力端子に接続されたNOTゲート153と、信号出力端子がNOTゲート153の信号入力端子に接続され、信号入力端子がNOTゲート153の信号出力端子に接続され且つ一方のソース端子がNORゲート130の信号出力端子に接続されたNOTゲート156とを備える。

請求項（抜粋）：

データを保持する第1の記憶手段および第2の記憶手段と、転送信号に基づいて前記第1の記憶手段の出力信号を前記第2の記憶手段に転送する第1の転送手段と、前記転送信号に基づいて前記第1の記憶手段の反転出力信号を前記第2の記憶手段に転送する第2の転送手段とを備えた半導体記憶装置において、前記第2の記憶手段が、一方のソース端子が前記第1の転送手段の信号出力端子に接続された第1のNOTゲートと、信号出力端子が前記第1のNOTゲートの信号入力端子に接続され、信号入力端子が前記第1のNOTゲートの信号出力端子に接続され、且つ、一方のソース端子が前記第2の転送手段の信号出力端子に接続された第2のNOTゲートと、を備えたことを特徴とする半導体記憶装置。