特許

J-GLOBAL ID：200903099850561461

半導体デバイスおよびその製造方法

発明者： 中田 慎一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平9-302579
公開番号（公開出願番号）：特開平11-145478
出願日： 1997年11月05日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 順スタガ形TFTにおいて、開口率性能を高め、工程削減により製造コスト低減を実現するとともに、特にa-SiTFTアクティブマトリクス表示方式によるフラットディスプレイLCDに好適な半導体デバイスおよびその製造方法を提供する。【解決手段】 順スタガ形のTFTにおいて、絶縁性基板1の一面に遮光性絶縁膜2を成膜し、ソース電極5、ドレイン電極6とドレイン信号線6a、ゲート電極10とゲート信号線10aの各配線下層には遮光性絶縁膜2を残して存在させるが、この遮光性絶縁膜2の各配線下層以外のすべては除去している。

請求項（抜粋）：

絶縁性基板の一面に成膜された絶縁膜上にソース電極およびドレイン電極を設け、これら両電極のそれぞれ少なくとも一部を覆うようにして、前記絶縁膜上にアモルファスシリコン(a-Si)、ゲート絶縁膜およびゲート電極がこの順に設けられ、前記ドレイン電極に画素電極が接続されて、この画素電極ごとに配置される順スタガ形薄膜トランジスタ素子(TFT)による半導体デバイスであって、前記絶縁膜が遮光性を有し、前記ソース電極、前記ドレイン電極とドレイン信号線、前記ゲート電極とゲート信号線の各配線下層には前記遮光性絶縁膜が存在するが、この遮光性絶縁膜の各配線下層以外のすべてが除去されてなっていることを特徴とする半導体デバイス。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (4件)：

H01L 29/78 619 B ,  G02F 1/136 500 ,  H01L 29/78 627 A ,  H01L 29/78 627 C