特許

J-GLOBAL ID：200903099854787570

磁気ランダムアクセスメモリ装置および半導体装置

発明者： 小森 重樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-104074
公開番号（公開出願番号）：特開2002-299584
出願日： 2001年04月03日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】 書き込みワード線2およびビット線3の交差領域にそれぞれ配設され、磁化方向が可変なスピン自由層4と磁化方向が固定されたスピン固定層6とが絶縁層5を介して積層されたTMR素子7と、アクセストランジスタ10とを備えた磁気ランダムアクセスメモリ装置において、多層配線構造の多層化の低減を図り、構造および製造工程を簡略化して微細化、高集積化を促進する。【解決手段】 アクセストランジスタ10のゲートとなるワード線8aとビット線3との交差領域にTMR素子7を配設して、上記ワード線8aで書き込み/読み出しのワード線を兼ねる。

請求項（抜粋）：

半導体基板上に、互いに交差する方向に配列された第1のワード線およびビット線の交差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記ビット線に交差する方向に配列された第2のワード線をゲートとするアクセストランジスタとを備えた磁気ランダムアクセスメモリ装置において、上記ビット線を、磁化方向を予め長さ方向に固定にした強磁性体金属で構成し、該ビット線で上記第2の磁性体を兼ねることを特徴とする磁気ランダムアクセスメモリ装置。

IPC (4件)：

H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 43/08

FI (5件)：

G11C 11/14 A ,  G11C 11/14 Z ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 27/10 447

Fターム (7件)：

5F083FZ10 ,  5F083GA09 ,  5F083GA28 ,  5F083JA32 ,  5F083JA35 ,  5F083JA53 ,  5F083KA20