特許

J-GLOBAL ID：200903099857293446

半導体装置およびその作製方法

発明者： 山崎 舜平 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平6-281409
公開番号（公開出願番号）：特開平8-125194
出願日： 1994年10月20日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 ゲイト電極の段差が実質的に発生しないエッヂレススタガー型の薄膜トランジスタ(TFT)において、寄生容量低減と素子分離に有効な方法を提供する。【構成】 TFTのソース/ドレインに相当する領域にニッケル等の触媒元素添加し、あるいは、触媒元素もしくは触媒元素化合物層を設け、その上に真性のアモルファスシリコン膜を形成する。そして、熱アニールをおこなうことにより、前記真性アモルファスシリコン中に触媒元素を拡散させるとともに、真性アモルファスシリコン膜をソース/ドレインを中心として選択的に結晶化させる。この結果、他の部分は高抵抗のアモルファス領域が存在し、チャネル生成がなく、また、TFT間の絶縁分離が可能となる。

請求項（抜粋）：

N型もしくはP型の不純物およびアモルファスシリコンの結晶化を促進せしめる触媒元素を含有する1対の半導体領域と、該半導体領域の間に設けられたゲイト電極と、該ゲイト電極と実質的に同じ形状のゲイト絶縁膜および実質的に真性な半導体層と、を有し、該半導体層は結晶性シリコンの領域とアモルファスシリコンの領域とを有することを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/20

FI (3件)：

H01L 29/78 616 L ,  H01L 29/78 616 S ,  H01L 29/78 627 G

引用特許：

審査官引用 (4件)

• 特開平2-002523
  
• 特開平2-084772
  
• 薄膜半導体装置とその製造方法及びシリコン膜
  公報種別：公開公報   出願番号：特願平3-293328   出願人：セイコーエプソン株式会社
• 薄膜トランジスタおよびその作製方法
  公報種別：公開公報   出願番号：特願平5-078997   出願人：株式会社半導体エネルギー研究所