特許
J-GLOBAL ID：200903099865941058
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-166820
公開番号（公開出願番号）：特開平5-013434
出願日： 1991年07月08日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 層間絶縁膜109の厚さが異なる箇所にコンタクト孔111を同時形成する場合に、各コンタクト孔を適正に形成でき、したがって半導体基板101に与えるダメージを減少してリーク電流を抑制できるとともに、ゲート電極104と配線層114との短絡を防止できる半導体装置の製造方法を提供する。【構成】 上面が酸化膜105で覆われたゲート電極104上に、第1の層間絶縁膜107,エッチングストッパー膜108,第2の層間絶縁膜109を設ける。エッチングストッパー膜108は、第1,第2の層間絶縁膜に対して選択的にエッチング可能な材料からなる。第1のコンタクト孔111を第2の層間絶縁膜109に形成した後、第1,第2の層間絶縁膜107,109に対して選択的にエッチングストッパー膜108を除去し、続いて半導体基板101表面が露出するまで第1の層間絶縁膜を異方性エッチングする。
請求項（抜粋）：
半導体基板上に、上面が絶縁膜で覆われたゲート電極を形成する工程と、上記基板上に、均一な厚さで第1の層間絶縁膜を堆積する工程と、上記第1の層間絶縁膜上に、この第1の層間絶縁膜に対して選択的にエッチング可能な材料からなるエッチングストッパー膜を堆積する工程と、上記エッチングストッパー膜上に、このエッチングストッパー膜に対して選択的にエッチング可能な材料からなる第2の層間絶縁膜を堆積する工程と、上記基板上にレジストを塗布し、フォトリソグラフィを行って、上記レジストの所定箇所に開口を設ける工程と、上記開口を通して、上記エッチングストッパー膜に対して選択的に上記第2の層間絶縁膜を異方性エッチングして、上記第2の層間絶縁膜表面から上記エッチングストッパー膜表面に至る第1のコンタクト孔を形成する工程と、上記エッチングストッパー膜のうち上記コンタクト孔の底部に露出した部分を、上記第1,第2の層間絶縁膜に対して選択的にエッチングして除去する工程と、上記第1の層間絶縁膜のうち上記第1のコンタクト孔の底部に露出した部分を異方性エッチングして、上記第1の層間絶縁膜表面から上記基板表面に至る第2のコンタクト孔を形成するとともに、上記ゲート電極の側面に上記第1の層間絶縁膜を残す工程を有することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/336
, H01L 29/784
, H01L 21/28
, H01L 21/3205
, H01L 21/90
, H01L 27/108
H01L 29/78 301 P
, H01L 21/88 B
, H01L 27/10 325 C
