特許
J-GLOBAL ID：200903099871470687
ブートストラップ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-266128
公開番号（公開出願番号）：特開平10-112645
出願日： 1996年10月07日
公開日（公表日）： 1998年04月28日
要約：
【要約】【課題】 ブートストラップ効果を小さく抑えるような回路設計をしたり回路の電源電圧を下げなくとも、高速動作の可能なブートストラップ回路を提供する。【解決手段】 ブートストラップ効果によりノードN1の電位が電源電圧Vddよりも高くなっていても、トランジスタTr16を介して出力OUTの電位がノードN2に印加されるため、トランジスタTr12、Tr15共にドレイン〜ソース電極間電位は電源電圧Vdd以下となる。これにより、トランジスタの耐圧をVddよりも大きくしなくとも回路設計が可能となる。
請求項（抜粋）：
節点電圧が高電位電源電圧よりも高くなる節点と、信号入力端子または低電位電源との間に、リセット用トランジスタを接続し、前記リセット用トランジスタのゲート電極に制御用信号を印加する構成としたブートストラップ回路において、前記回路の構成要素となる全てのトランジスタのドレイン〜ソース間に回路の電源電圧以下の電圧が印加されることを特徴とするブートストラップ回路。
IPC (4件)：
H03K 19/094
, G11C 19/28
, H03K 17/06
, H03K 19/0175
H03K 19/094 C
, G11C 19/28 Z
, H03K 17/06 C
, H03K 19/00 101 F
