特許

J-GLOBAL ID：200903099959779394

出力バッファ回路

発明者： ▲高▼橋 康
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 井ノ口 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平4-075434
公開番号（公開出願番号）：特開平5-243957
出願日： 1992年02月26日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 無線機器に用いるロジックICに内蔵する出力バッファが発生する雑音電波を低減化する。【構成】 入力信号を積分回路7と出力バッファトランジスタに与える。積分回路7出力とバッファ出力電圧とをコンパレータ6で比較し、バッファ出力電圧が積分回路出力よりも早く応答した場合に出力トランジスタをオフさせることにより、常にバッファ出力電圧が積分回路出力電圧に追従するようにしている。このため負荷容量の大小に関係なく出力電圧の変化速度は積分回路の時定数で決定され、負荷容量が小さい場合でも急激なる出力電圧変化は発生せず、急激な出力電圧変化に伴って生ずる雑音電波を低減する。

請求項（抜粋）：

積分回路とコンパレータとPチャネルMOSトランジスタとNチャネルMOSトランジスタとORゲートとANDゲートより構成され、入力信号は前記積分回路とORゲートとANDゲートに入力され、前記ORゲートの出力は前記PチャネルMOSトランジスタのゲートに接続され、前記ANDゲートの出力は前記NチャネルMOSトランジスタのゲートに接続され、前記PチャネルMOSトランジスタとNチャネルMOSトランジスタのドレイン同士は接続され、この接続点は前記コンパレータの非反転入力端子に接続されて出力端子となし、前記コンパレータの出力は前記ORゲートとANDゲートの入力に接続され、前記積分回路の出力は前記コンパレータの反転入力端子に接続されたことを特徴とする出力バッファ回路。