特許
J-GLOBAL ID：200903099986454090
論理エミュレーションシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-215593
公開番号（公開出願番号）：特開平8-077216
出願日： 1994年09月09日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】論理回路の検証、性能評価を効率良く行える論理エミュレーションシステムを提供する。【構成】論理回路の設計データ110をいくつかの小規模の論理回路141,142とそれぞれの論理回路を接続する接続用回路151に分割して等価回路を生成して論理検証を行う論理検証方法において、論理検証対象の論理回路の設計変更が生じた場合に、変更前の論理回路の等価回路の情報(140,150)と、論理変更後の設計データ110とを比較し、論理変更後の設計データが更に1又は複数の小規模の論理回路181の追加及び接続用回路151の変更で実現できるか否かを判定する手段720を備え、実現できる場合は、既存の等価回路を変更することなく論理変更後の論理回路の等価回路を生成する。
請求項（抜粋）：
論理回路の設計データをいくつかの小規模回路に分割したLSIマッピングデータと、該LSIマッピングデータ間の接続を行うためのPGA接続データとに分割する手段と、前記LSIマッピングデータと、PGA接続データとをプログラマブルチップにマッピングする手段とを備え、前記論理回路の等価回路を作成する論理エミュレーションシステムにおいて、前記論理回路の論理変更後の設計データと、前記LSIマッピングデータ及び前記PGA接続データとから生成される論理変更前の設計データとを比較し、論理変更後の論理回路が、追加の小規模回路の追加及びPGA接続データの変更で実現できるか否かを判定する手段を備え、実現できる場合は、前記分割手段は前記追加の小規模回路のLSIマッピングデータ及び変更後のPGA接続データを生成し、前記マッピング手段は生成されたデータをプログラマブルチップにマッピングして、論理変更後の論理回路の等価回路を作成することを特徴とする論理エミュレーションシステム。
引用特許：
前のページに戻る
