文献
J-GLOBAL ID:201002019297203326 整理番号:79A0147717
動的計画法による多段GaAsMESFET組合せ論理回路の伝搬遅延の最適化
Propagation delay optimisation in multistage GaAs M.E.S.F.E.T. combinational logic circuits by use of dynamic programming.
出版者サイト
複写サービスで全文入手
{{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=79A0147717©=1") }}
高度な検索・分析はJDreamⅢで
{{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=79A0147717&from=J-GLOBAL&jstjournalNo=A0887A") }}
著者 (1件):
BARNA A
BARNA A について
名寄せID(JGPN) 201550000171295184 ですべてを検索
「BARNA A」ですべてを検索
資料名:
Electron Lett (Electronics Letters)
Electron Lett について
JST資料番号 A0887A ですべてを検索
ISSN,ISBN,CODENですべてを検索
資料情報を見る
巻:
15
号:
5
ページ:
147-149
発行年:
1979年
JST資料番号:
A0887A
ISSN:
0013-5194
CODEN:
ELLEA
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
イギリス (GBR)
言語:
英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
GaAsMESFET回路において,全体の消費電力を減らした。...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
動的計画法
動的計画法 について
「動的計画法」ですべてを検索
この用語の用語情報を見る
,...
続きはJDreamIII(有料)にて
{{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=79A0147717&from=J-GLOBAL&jstjournalNo=A0887A") }}
タイトルに関連する用語 (6件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
動的計画法
動的計画法 について
「動的計画法」ですべてを検索
この用語の用語情報を見る
,
多段
多段 について
「多段」ですべてを検索
この用語の用語情報を見る
,
組合せ
組合せ について
「組合せ」ですべてを検索
この用語の用語情報を見る
,
論理回路
論理回路 について
「論理回路」ですべてを検索
この用語の用語情報を見る
,
伝搬遅延
伝搬遅延 について
「伝搬遅延」ですべてを検索
この用語の用語情報を見る
,
最適化
最適化 について
「最適化」ですべてを検索
この用語の用語情報を見る
前のページに戻る
TOP
BOTTOM