文献

J-GLOBAL ID：201002052987475830   整理番号：75A0191325

時間基準,表駆動の条件のもとにおけるディジタル論理シミュレーション II 並列誤まりシミュレーション

Digital logic simulation in a time-based, table-driven environment. II. Parallel fault simulation.

著者 (2件)： THOMPSON E W ,  SZYGENDA S A
資料名： Computer  (IEEE Computer Group News)
巻： 8  号： 3  ページ： 38-49  発行年： 1975年 
JST資料番号： B0794A  ISSN： 0018-9162  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 第1部では,誤りを全く考慮しない条件下での論理シミュレーショ...

シソーラス用語： 論理設計 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=75A0191325&from=J-GLOBAL&jstjournalNo=B0794A") }}

タイトルに関連する用語 (4件)： 時間基準 ,  ディジタル ,  論理シミュレーション ,  シミュレーション