文献

J-GLOBAL ID：201002195339506300   整理番号：10A1422261

ラッチセンス増幅器と電荷共有方式によるアレイ論理回路を用いた高速PLA

A high-speed PLA using array logic circuits with latch sense amplifiers and a charge sharing scheme

著者 (3件)： YAMAOKA H ,  IKEDA M ,  ASADA K
資料名： PROCEEDINGS OF THE ASP-DAC 2001: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2001
ページ： 3-4  発行年： 2001年 
JST資料番号： I20010779  ISBN： 0-7803-6633-6  資料種別： 逐次刊行物 (A)
発行国： その他 (ZZZ)  言語： 英語 (EN)

タイトルに関連する用語 (5件)： センス増幅器 ,  電荷共有 ,  アレイ ,  論理回路 ,  PLA