文献

J-GLOBAL ID：201002209687972723   整理番号：10A0162277

トップダウン法による完全Siバルク基板上の高性能Siナノワイヤトランジスタ:シミュレーションと製作

High-Performance Si Nanowire Transistors on Fully Si Bulk Substrate From Top-Down Approach: Simulation and Fabrication

著者 (9件)： ZHUGE Jing (Peking Univ., Beijing, CHN) ,  TIAN Yu (Peking Univ., Beijing, CHN) ,  WANG Runsheng (Peking Univ., Beijing, CHN) ,  HUANG Ru (Peking Univ., Beijing, CHN) ,  WANG Yiqun (Peking Univ., Beijing, CHN) ,  CHEN Baoqin (Inst. Microelectronics, Chinese Acad. Sci.(IMECAS), Beijing, CHN) ,  LIU Jia (Peking Univ., Beijing, CHN) ,  ZHANG Xing (Peking Univ., Beijing, CHN) ,  WANG Yangyuan (Peking Univ., Beijing, CHN)
資料名： IEEE Transactions on Nanotechnology  (IEEE Transactions on Nanotechnology)
巻： 9  号： 1  ページ： 114-122  発行年： 2010年01月 
JST資料番号： W1355A  ISSN： 1536-125X  CODEN： ITNECU  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SNWT(シリコンナノワイヤトランジスタ)は優れたゲート制御性や輸送特性により,将来有望な素子とされている。しかしフォノン境界散乱により,極狭チャネルSNWTでは薄いワイヤにおける熱伝導性は大幅に悪化する。またワイヤ間隔の特性への影響度も不明確である。本論文では,FSB SNWT(完全Siバルク基板SNWT)における新しいSNWT構造の提案,数値計算研究,エピフリー互換性CMOSプロセスによる製作につき報告した。本FSB SNWTは,バルクSi基板に接続した大ファンアウトS/D領域におけるスケールダウン効果により,優れた自己発熱耐性を示した。追加の最適化基板実現によりBPT(底面寄生トランジスタ)を良好に抑制することができた。バルク基本のSNWTにおける大きなゲート寄生キャパシタンスにも拘わらず,速度特性の厳しい低下はなかった。エピフリー完全互換性CMOS技術,高性能FSB SNWTを実現した。

シソーラス用語： 意思決定 ,  ウエハ【IC】 ,  半導体材料 ,  *ナノワイヤ ,  *MOSFET ,  数値計算 ,  エピタクシー ,  半導体プロセス ,  個数 ,  スケーリング【計数】 ,  発熱体 ,  漂遊容量 ,  *計算機シミュレーション
準シソーラス用語： CMOS工程 ,  *Si基板 ,  トップダウン ,  ファンアウト ,  寄生キャパシタンス

分類 (3件)： 13-15族化合物を含まない半導体-半導体接合  (BM03083P) ,  トランジスタ  (NC03070N) ,  計算機シミュレーション  (JE11000H)

タイトルに関連する用語 (7件)： トップダウン ,  Si ,  バルク ,  高性能 ,  ナノワイヤトランジスタ ,  シミュレーション ,  製作