文献

J-GLOBAL ID：201002214644852140   整理番号：10A1250187

メムリスタとCMOS素子の統合に基づくFPGA

FPGA Based on Integration of Memristors and CMOS Devices

著者 (3件)： WANG Wei (SUNY, NY, USA) ,  JING Tom T. (SUNY, NY, USA) ,  BUTCHER Brian (SUNY, NY, USA)
資料名： IEEE International Symposium on Circuits and Systems  (IEEE International Symposium on Circuits and Systems)
巻： 2010 Vol.3  ページ： 1963-1966  発行年： 2010年 
JST資料番号： A0757A  ISSN： 0271-4302  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新規なCMOS-メムリスタハイブリッド再構成可能アーキテクチャであるmFPGAを示した。従来のクロスバーを使ったCMOSメムリスタアーキテクチャとは異なり,mFPGAは主に,CMOS互換工程を用いて作製できる1T1M型構造からなっている。これらの素子はFPGAブロックメムリスタを効率よく構成せきる。著しい密度向上と電力低減を達成するために,CMOSルーティングスイッチを置き換えるために新しいCMOSメムリスタルーティングスイッチを開発した。

シソーラス用語： 不揮発性メモリ ,  CMOS構造 ,  *FPGA ,  可能性 ,  経路選定 ,  SRAM ,  回路設計 ,  スイッチ ,  MOS集積回路 ,  *集積回路メモリ ,  ハイブリッド方式 ,  通信操作
準シソーラス用語： 再構成可能 ,  ベンチマーク回路

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： メムリスタ ,  CMOS素子 ,  統合 ,  FPGA