文献

J-GLOBAL ID：201002215507583457   整理番号：10A0577551

クロックの立ち上がり/立ち下り時間への感度が低い低電力スイッチドカレント回路

Low power switched-current circuits with low sensitivity to the rise/fall time of the clock

著者 (3件)： RUDNICKI Radek (Poznan Univ. Technol., Poznan, POL) ,  KROPIDLOWSKI Marek (Poznan Univ. Technol., Poznan, POL) ,  HANDKIEWICZ Andrzej (Poznan Univ. Technol., Poznan, POL)
資料名： International Journal of Circuit Theory and Applications  (International Journal of Circuit Theory and Applications)
巻： 38  号： 5  ページ： 471-486  発行年： 2010年06月 
JST資料番号： H0341B  ISSN： 0098-9886  CODEN： ICTACV  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *アナログ回路 ,  *離散時間系 ,  *積分器 ,  パルス特性 ,  雑音安定度 ,  CMOS構造 ,  *電流モード回路 ,  記憶素子 ,  消費電力 ,  線形性
準シソーラス用語： 低電力

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (5件)： クロック ,  立ち上がり ,  感度 ,  低電力 ,  スイッチドカレント回路