文献

J-GLOBAL ID：201002215556351464   整理番号：10A0794132

鉛フレームに組込んだ誘導性帰還路コプレーナ導波路を用いた8Gbps以上のSerDes応用のための低コストQFP設計

A Low-Cost QFP Design for over 8Gbps SerDes Applications with Inductive Return Path Co-Planar Waveguide Built into the Lead Frame

著者 (1件)： OIKAWA Ryuichi (NEC Electronics Corp., Kanagawa, JPN)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 60th Vol.3  ページ： 1479-1484  発行年： 2010年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： QFPを高速SerDes素子に適用する場合にはインピーダンス不連続と信号クロストークが問題になる。本稿では,この問題を解決するために新規分布設計方式を検討した。2つの差動チャネルからなる誘導性帰還路コプレーナ導波路構造を用いた。信号のクロストークを改善するために,帰還路は差動信号対を隣接させて配置した。シリコンI/O回路とシステムボードとをインピーダンス整合させるためにボンディングワイヤ形状とリード長を分布整合回路として設計した。本方式を用いて,むき出しのダイパッド型QFPを設計した。この結果により,本方式がQFP設計に有効であることを示した。本QFPはパッシブな波形等化器として良好に動作した。本設計は小さなレイアウト空間しか必要としないので,小型低コスト素子の設計に適していた。

シソーラス用語： 鉛 ,  *コプレーナ導波路 ,  *QFP【パッケージ】 ,  *実装設計 ,  インピーダンス ,  クロストーク ,  ケイ素 ,  ボンディング【IC】 ,  リード線 ,  波形等化
準シソーラス用語： シリコン ,  ボンディングワイア ,  整合回路 ,  低コスト

分類 (1件)： プリント回路  (NA05040O)

タイトルに関連する用語 (7件)： 鉛 ,  帰還 ,  コプレーナ導波路 ,  SERDES ,  応用 ,  QFP ,  設計