5種類のリンク幅を持つLSCベースのDSPの比較評価

ICHIJO Kenji; NIIYAMA Kazuki; YOSHIOKA Yoshio

文献

J-GLOBAL ID：201002218218008001 整理番号：10A0843250

5種類のリンク幅を持つLSCベースのDSPの比較評価

Comparative Evaluation of LSC-Based DSP with five kinds of link width

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=10A0843250&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=10A0843250&from=J-GLOBAL&jstjournalNo=L7416A") }}

著者 (3件)： , ,
資料名：
巻： 13 号： 3(B) ページ： 1047-1054 発行年： 2010年05月
JST資料番号： L7416A ISSN： 1343-4500 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

本研究では,von Neumannパラダイムに基づく最新DSPプロセッサと対照的なデータフロー実行モデルに基づく新しいDSPプロセッサの評価研究を行った。提案DSPは,著者らの研究室で開発された並列データフローコンピュータである専用化ループ構造化コンピュータ(LSC)であるため,このDSPをLSCベースDSPと命名した。このLSC-DSPは,1方向リングネットワークにより相互接続されているいくつかのデータフロー処理要素から構成される。LSCベースDSPの第一バージョンでは,そのリング相互接続ネットワークのリンクは逐次的である。本論文では,リング相互接続ネットワークの逐次リンクを,5種類のマルチビットワイドリンクに向けて拡張した。さらに,各リンク幅において,このマシン上でFPGAリソース消費およびベクトル演算の性能の評価を行った。評価結果により,FPGAリソース消費は,すべてのリンク幅に対してほとんど一定であり,48ビットワイドリンクのケースでの実行時間は逐次リンクのケースのそれよりも8倍短くなることを示した。(翻訳著者抄録)

, , , , , , , , , ,
, , ,

信号理論 , 専用演算制御装置 , ディジタル計算機方式一般 , 計算機システム開発

引用文献 (11件)：

K. Niiyama, K. Ichijo and Y. Yoshioka, Execution time measurement of a vector operation on LSC-Based DSP, Proceedings of International Conference on ISPACS, 2009.
K. Ichijo and Y. Yoshioka, Efficient Implementation of the Vector Operation on the Loop Structured Computer, Proceedings of the International Conference on PDPTA, pp. 338-344, 2003.
K. Ichijo and Y. Yoshioka, Performance Simulation of the Vector Operation on the Loop Structured Computer, Proceedings of the 3th International Conference on PDCAT, pp. 469-474, 2002.
K. Ichijo and Y. Yoshioka, Efficient Packet Mapping on LSC for Discrete Wavelet Transform, Proceedings of the International Conference on PDPTA, pp. 496-502, 2001.
J. Silic, B. Robic and T. Ungerer, Processor Architecture, Springer, 1999.

, , ,

前のページに戻る