文献
J-GLOBAL ID：201002218432968802   整理番号：10A0053580

マルチコアプロセッサにおける並列メモリ系のための部分アクセス競合解消プログラマブルアドレスシャフラー

Partial access conflict-relieving programmable address shuffler for parallel memory system in multi-core processor
著者 (2件)：
KWON Young-su

KWON Young-su について

(System-on-Chip Res. Dep., Electronics and Telecommunications Res. Inst., 138 Gajeongno, Yuseonggu, Daejeon, KOR)

System-on-Chip Res. Dep., Electronics and Telecommunications Res. Inst., 138 Gajeongno, Yuseonggu, Daejeon, KOR について

, 
EUM Nak-woong

EUM Nak-woong について

(System-on-Chip Res. Dep., Electronics and Telecommunications Res. Inst., 138 Gajeongno, Yuseonggu, Daejeon, KOR)

System-on-Chip Res. Dep., Electronics and Telecommunications Res. Inst., 138 Gajeongno, Yuseonggu, Daejeon, KOR について


資料名：
Microprocessors and Microsystems  (Microprocessors and Microsystems)

Microprocessors and Microsystems について


巻： 34  号： 1  ページ： 1-13  発行年： 2010年02月 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)
シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
携帯端末

携帯端末 について

, 
*マイクロプロセッサ

マイクロプロセッサ について

, 
並列処理

並列処理 について

, 
記憶構造

記憶構造 について

, 
パイプライン処理

パイプライン処理 について


準シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
移動体機器

移動体機器 について

, 
メディアプロセッサ

メディアプロセッサ について

, 
埋込みシステム

埋込みシステム について

, 
*マルチコアプロセッサ

マルチコアプロセッサ について

, 
*メモリアクセス

メモリアクセス について

, 
*競合解消

競合解消 について


分類 (2件)：
分類
JSTが定めた文献の分類名称とコードです
記憶装置 
(JC04060F)

記憶装置 について

,  入出力インタフェイス 
(JC04040J)

入出力インタフェイス について

タイトルに関連する用語 (4件)：
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
マルチコアプロセッサ

マルチコアプロセッサ について

, 
並列メモリ

並列メモリ について

, 
アクセス

アクセス について

, 
競合解消

競合解消 について


前のページに戻る

TOP

BOTTOM