文献

J-GLOBAL ID：201002218813295804   整理番号：10A1464819

前田真一のSiP協調設計とPI解析講座 9.コンカレントエンジニアリング(後編)

著者 (2件)： 前田真一 (KEI Systems) ,  前田真一 (日本サーキット)
資料名： エレクトロニクス実装技術  (Electronic Packaging Technology)
巻： 26  号： 12  ページ： 42-45  発行年： 2010年11月20日 
JST資料番号： L0322A  ISSN： 1342-2839  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： システムが高速化,高実装密度化,高消費電力化が進むにつれて,横断的な情報がないと設計が効率的ではない事態になっている。 Co-design ASICではパッド配置に自由度があるので,インターポーザでは基板設計のための最適配置ができない場合でも,ASICのパッド引き出しを変更すれば,簡単に基板設計が望むピン配置が実現できる。設計を担当する担当者も組織も異なり,設計ツールやデータも異なるのが一般的なので,データ変換ソフトやCADデータビューアソフトを使ってお互いの設計を確認したり,フィードバックをして最適化を目指す必要がある。

シソーラス用語： *システム設計 ,  ICパッケージ ,  *配置設計 ,  基板 ,  *ASIC ,  固体回路部品 ,  消費電力
準シソーラス用語： SiPパッケージ ,  インターポーザ ,  パッケージ基板 ,  レイアウト設計 ,  *協調設計

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： SiP ,  協調設計 ,  pI ,  解析 ,  コンカレントエンジニアリング