文献

J-GLOBAL ID：201002219713081790   整理番号：10A0326718

限定モデル検査を用いた高位設計向けテストパタン生成手法

著者 (5件)： 山崎晃嗣 (NTT マイクロシステムインテグレーション研) ,  青木孝 (NTT マイクロシステムインテグレーション研) ,  重松智志 (NTT マイクロシステムインテグレーション研) ,  原田育生 (NTT マイクロシステムインテグレーション研) ,  小野澤晃 (NTT マイクロシステムインテグレーション研)
資料名： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
巻： 2009  号： 7  ページ： 31-36  発行年： 2009年08月19日 
JST資料番号： Y0978B  ISSN： 1344-0640  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 高位設計において,シミュレーション検証を高効率化するテストパタン生成手法が求められている。要求仕様や制約条件を考慮して十分なテスト設計をするには大きなコストが必要となる。本研究では,ハードウェアのビヘイビアを記述したゴールデンモデルの実行パスを検査することにより,分岐網羅率の高いテストパタンを自動生成する手法を検討する。さらに,分岐網羅率を損なわずに,冗長なパタンを圧縮することによってテストパタンを高品質化する方式を提案する。本手法とその検証環境を用いた実験結果を示す。(著者抄録)

シソーラス用語： *モデル検査 ,  *システム設計 ,  CAD【計算機】 ,  テストパターン ,  計算機シミュレーション ,  ハードウェア設計 ,  検査 ,  プログラム検証 ,  生産 ,  評価試験
準シソーラス用語： カバレッジ【プログラム検証】 ,  ハードウェア動作 ,  *高位設計 ,  自動生成

分類 (2件)： 計算理論  (JB02000A) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (4件)： モデル検査 ,  高位設計 ,  テストパタン ,  手法