文献

J-GLOBAL ID：201002226593956300   整理番号：10A0750678

可試験性を備えたGalois体準拠論理合成

A Galois field-based logic synthesis with testability

著者 (5件)： MATHEW J. (Univ. Bristol, Bristol, GBR) ,  JABIR A.M. (Oxford Brookes Univ., Oxford, GBR) ,  SINGH A.K. (Curtin Univ. Technol., Sarawak, MYS) ,  RAHAMAN H. (Univ. Bristol, Bristol, GBR) ,  PRADHAN D.K. (Univ. Bristol, Bristol, GBR)
資料名： IET Computers & Digital Techniques  (IET Computers & Digital Techniques)
巻： 4  号： 4  ページ： 263-273  発行年： 2010年07月 
JST資料番号： H0155D  ISSN： 1751-8601  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： ディープサブミクロンVLSIシステムでは回路の効率の良い可試験性が重要であり,自動合成技法が可試験性論理回路の設計にしばしば利用される。この目的に対し,本論文は,多出力決定図のデータ構造を利用して,Galois体GF(N)上に定義される(ここでNは素数のべき)関数に対する一般理論と,新しい効率的な高速グラフ利用分解技法を導入した。この技法は,この体上の任意のN値関数を論理和と論理積形式に分解可能であり,可試験性を維持しながら非常に効率良く論理合成ができる。ベンチマーク回路による実験結果から,既存技法よりもリテラル数について経済的であることを示した。提案技法により可試験性回路が容易に生成できることを,GF(2^m)上の回路を加算器と乗算器だけで実現する事例で実証した。

シソーラス用語： サブミクロン加工 ,  超LSI ,  *論理合成 ,  *可試験性 ,  CAD【計算機】 ,  ディシジョンツリー ,  データ構造 ,  Galois体 ,  論理関数 ,  多値論理 ,  OR回路 ,  AND回路 ,  有向グラフ ,  実験 ,  加算器 ,  乗算器 ,  半導体集積回路
準シソーラス用語： ディープサブミクロンプロセス ,  非循環有向グラフ ,  ベンチマーク回路 ,  評価実験 ,  CMOS回路

分類 (1件)： CAD,CAM  (JE10000A)

タイトルに関連する用語 (3件)： 可試験性 ,  Galois体 ,  論理合成