文献

J-GLOBAL ID：201002227814616727   整理番号：10A0969201

高度線形入力可変利得増幅器を用いる12b 50MS/s 0.18μm CMOS ADC

12b 50MS/s 0.18μm CMOS ADC with highly linear input variable gain amplifier

著者 (3件)： CHOI M.-H. (Sogang Univ., Seoul, KOR) ,  AHN G.-C. (Sogang Univ., Seoul, KOR) ,  LEE S.-H. (Sogang Univ., Seoul, KOR)
資料名： Electronics Letters  (Electronics Letters)
巻： 46  号： 18  ページ： 1254-1256  発行年： 2010年09月02日 
JST資料番号： A0887A  ISSN： 0013-5194  CODEN： ELLEAK  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： ディジタル信号処理の近年の進展にともない,高速高分解能インタフェイスシステムに需要がたかまりつつある。本報告は医用超音波機器およびCCDイメージセンサ応用分野のための高リニア可変利得増幅器(VGA)を用いた12ビット50MS/s 0.18μm-CMOS ADCについて述べる。この4ステップパイプラインADCは出力とチップ面積とを相手指定に合せて最適化し,一方で,通常の近似対数関数を基礎にしたフロントエンドVGAにマージュキャパシタンススイッチング方式を採用してVGA利得の線形性を向上させた。この入力VGAは0.2dBステップごとに-3dB~0dBの利得範囲内に0.013dB以内の線形性誤差を示した。1.09mm²の能動ダイ面積をもつプロトタイプADCについて測定した値はSNDRが62.6dB,SFDRが73.1dBである。1.8Vで50MS/sのときの消費電力は28.1mWである。

シソーラス用語： *線形増幅器 ,  CMOS構造 ,  *AD変換器 ,  AD変換 ,  パイプライン演算 ,  信号変換器 ,  信号標本化 ,  回路設計 ,  *半導体集積回路 ,  医用電子装置 ,  イメージセンサ

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 高度 ,  線形 ,  可変利得増幅器 ,  CMOS ,  ADC