文献

J-GLOBAL ID：201002228776486128   整理番号：10A0134534

65nm高周波低雑音CMOSベースRF SoC技術

A 65-nm High-Frequency Low-Noise CMOS-Based RF SoC Technology

著者 (3件)： YANG Dajiang (United Microelectronics Corp., Singapore) ,  DING Yuanli (United Microelectronics Corp., Singapore) ,  HUANG Samny (United Microelectronics Corp., Singapore)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 1  ページ： 328-335  発行年： 2010年01月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術の進展により,トランジスタの高速化に加えて,相互接続層の増加により,インダクタ,キャパシタおよび配線技術の改善が推進されている。本稿では,65nm RF SoC技術の性能を評価した。CMOSおよび受動デバイスを標準論理プロセスにて作成した。レイアウトおよび作成プロセスを最適化することにより,CMOSデバイスのRF性能を改善した。すなわち,マルチポリフィンガレイアウトを検討した。最適ポリフィンガ幅をNMOSデバイスの遮断周波数(250GHz),最大発振周波数(220GHz)および最小雑音指数(0.2dB)の性能が得られるように設定した。n+/n-ウエル累積モードMOSバラクタを大規模同調比および高品質(Q)因子で作成した。インダクタを標準65nmCu/低kプロセスで作成した。

シソーラス用語： *超LSI ,  *CMOS構造 ,  レイアウト ,  最適化 ,  NMOS構造 ,  遮断周波数 ,  雑音指数 ,  可変容量ダイオード ,  インダクタ ,  ポリシリコン ,  *ナノメータ加工
準シソーラス用語： Q因子 ,  *SOC ,  バラクタ ,  高品質 ,  低雑音 ,  発振周波数

分類 (2件)： プリント回路  (NA05040O) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 高周波 ,  低雑音 ,  CMOS ,  RF ,  SOC