文献

J-GLOBAL ID：201002228843604815   整理番号：10A1086228

CMOS技術の展望と将来への要請

Perspectives of CMOS Technology and Future Requirements

著者 (1件)： MOGAMI Tohru (Semiconductor Leading Edge Technol., Inc., Ibaraki, JPN)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 7748  ページ： 774802.1-774802.9  発行年： 2010年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Si-LSI工業においてデバイス特性の変動は10年のLSI寿命,高歩留まり量産の課題の一つとなってきた。そしてこの課題を克服するための方法が絶え間なく開発されてきた。今日ローカル変動とランダム変動はグローバル変動やシステマティック変動に比べて重要な課題となってきている。何故ならLSIにおいてデバイスは益々微細化し,集積度は高くなってきている。FEOLにおいてこの変動は,小さなセルの6個のトランジスタからなりチップのメインメモリとして働いているSRAMの特性劣化もたらす。これはローカル変動とランダム変動がペアトランジスタのミスマッチを起こすためである。BEOLにおいて変動は配線特性と信頼性の劣化をもたらし,回路の特性劣化を招くことになる。変動の主なメカニズムはLER(ラインエッジラフネス)とRDF(無秩序ドーパント揺らぎ)であると示唆されている。LER,RDFはともにリソグラフィ,エッチング,アニーリングなどの多くのプロセス技術と関係している。プロセス技術と変動の関係を解析し変動を減らすために,50nm以下のCMOSの変動の新しい解析手法と新しいプロセス制御手法が開発されなければならない。変動の現状,変動メカニズムを報告し,アドバンストCMOS-LSIの将来に要求される技術について展望する。

シソーラス用語： 半導体プロセス ,  生産ライン ,  配線 ,  *CMOS構造 ,  *半導体集積回路 ,  変動 ,  ドーパント ,  回路パターン形成 ,  プロセス制御 ,  素子構造 ,  技術展望 ,  工作精度 ,  *マイクロマシニング ,  CAD【計算機】 ,  CAM【生産】
準シソーラス用語： FEOL ,  *プロセス変動

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： CMOS技術 ,  展望 ,  将来