文献

J-GLOBAL ID：201002228987379468   整理番号：10A0512019

高速セトリングタイム利得ブーストカスコードCMOS増幅器のモデリング及び最適化

Modeling and Optimization of Fast-Settling Time Gain-Boosted Cascode CMOS Amplifiers

著者 (3件)： YANG Yi (Univ. North Carolina at Charlotte, NC, USA) ,  BINKLEY David M. (Univ. North Carolina at Charlotte, NC, USA) ,  LI Changzhi (Texas Tech Univ., TX, USA)
資料名： Proceedings of IEEE SOUTHEASTCON  (Proceedings of IEEE SOUTHEASTCON)
巻： 2010  ページ： 33-36  発行年： 2010年 
JST資料番号： D0782A  ISSN： 1091-0050  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 利得ブーストカスコード増幅器の小信号モデルを分析した。利得ブースト増幅器に関する利得帯域幅積(GBW)及び位相マージン(PM)要求を,高速セトリング利得ブースト増幅器のために与えた。高速リトリングタイムを得るために,利得ブースト増幅器AのGBWは0.8ω_uに等しく,その位相マージンは70°に等しく,そして利得ブースト増幅器BのGBWは0.4ω_Uに等しく,その位相マージンは60°に等しくあるべきであった。最後に,低電圧,高利得,そして高速セトリングタイムのCMOS増幅器を述べた。

シソーラス用語： 半導体集積回路 ,  CMOS構造 ,  *増幅器 ,  時間 ,  整定 ,  モデリング ,  最適化 ,  SC回路
準シソーラス用語： CMOS回路 ,  *カスコード増幅器 ,  セトリングタイム

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (6件)： セトリングタイム ,  利得 ,  CMOS ,  増幅器 ,  モデリング ,  最適化