文献

J-GLOBAL ID：201002238254945160   整理番号：10A0731842

トレランスに基づいた製造システムに対する設計目標の適用

Design intention application to tolerance-based manufacturing system

著者 (7件)： KOBAYASHI Sachiko (Toshiba Corp., Yokohama, JPN) ,  TANAKA Satoshi (Toshiba Corp., Yokohama, JPN) ,  KYOH Suigen (Toshiba Corp., Yokohama, JPN) ,  MAEDA Shimon (Toshiba Corp., Yokohama, JPN) ,  KAJIWARA Masanari (Toshiba Corp., Yokohama, JPN) ,  INOUE Soichi (Toshiba Corp., Yokohama, JPN) ,  NAKAMAE Koji (Osaka Univ., Osaka, JPN)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 7641  ページ： 76410L.1-76410L.7  発行年： 2010年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： レイアウト依存の柔軟性のある推量により,トレランスに基づいた製造システムを研究した。テストフローを開発して,45nmノードのテストチップの試験を行った。タイミング,クロストーク雑音,エレクトロマイグレーションのような電気的に重要なスポットは僅かなマージンで抽出され,物理的なレイアウトに割り当てられ,そして製造プロセスで使用される。フローはOPC TATの減少,OPC/LCC仕様の最適化および故障分析の加速化に使用できる。設計目標を意識した製造システムは,歩留まりの向上に加えて,適するプロセス仕様の実現およびコンピュータのコスト削減に有望である。

シソーラス用語： *半導体集積回路 ,  歩留り ,  ホットスポット ,  検証 ,  *超小形回路技術 ,  補正 ,  回路設計
準シソーラス用語： DFM ,  RET ,  トレランス ,  光近接効果補正 ,  設計意図

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 製造システム ,  設計 ,  目標