書き込み電力低減のための新しい8-トランジスタSRAMセル

PRABHU C.m.r.; SINGH Ajay Kumar

文献

J-GLOBAL ID：201002240288529454 整理番号：10A0950113

書き込み電力低減のための新しい8-トランジスタSRAMセル

Novel Eight-Transistor SRAM cell for write power reduction

出版者サイト複写サービスで全文入手
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=10A0950113&from=J-GLOBAL&jstjournalNo=U0039A") }}

著者 (2件)： ,
資料名：
巻： 7 号： 16 ページ： 1175-1181 (J-STAGE) 発行年： 2010年
JST資料番号： U0039A ISSN： 1349-2543 資料種別：逐次刊行物 (A)
記事区分：短報発行国：日本 (JPN) 言語：英語 (EN)

本論文では,書き込み電力消費量を最小化するために,各インバータのプルダウン経路に2個のテールトランジスタをもたせた新しい8T SRAMセルを提示する。シミュレーションの結果は,提案されたセルは従来の6T SRAMセルと比べて,書き込み動作において,約57.87%低電力であり,また,応答速度が速いことを示した。提案したセルに追加したテールトランジスタによる読み出し遅延と雑音余裕(SNM)損失を補償するために,これら2個のテールトランジスタの幅を拡大しなければならない。(翻訳著者抄録)

, , , , ,

半導体集積回路

引用文献 (12件)：

[1] N. S. Kim, D. Blaauw, and T. Mudge, “Quantitative analysis and optimization techniques for on-chip cache leakage power,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 13, no. 10, pp. 1147-1156, 2005.
[2] C. Senthipari, K. Diwakar, C. M. R. Prabhu, and A. K. Singh, “Power deduction in digital signal processing circuit using inventive CPL subtractor circuit,” ICSE 2006, proc. 2006 Kuala Lumpur, Malaysia, pp. 820-824, Dec. 2006.
[3] M. Yamaoka, R. Tsuchiya, and T. Kawahara, “SRAM circuit with expanded operating margin and reduced stand-by leakage current using Thin-BOX FD-SOI transistors,” IEEE J Solid-State Circuits, vol. 41, no. 11, pp. 2366-2372, Nov. 2006.
[4] S. Inaba, H. Nagano, K. Miyano, I. Mizuushima, Y. Okayama, T. Nakauchi, K. Ishimaru, and H. Ishiuchi, “Low-power logic circuit and SRAM cell applications with silicon on depletion layer CMOS (SODEL CMOS) technology,” IEEE J. Solid-State Circuits, vol. 41, no. 6, pp. 1455-1462, June 2006.
[5] A. Chandrakasan, W. J. Bowbill, and F. Fox, “Design of High Performance Microprocessor Circuits,” Wiley-IEEE Press, p. 584, 2000.

, , , ,

前のページに戻る