文献

J-GLOBAL ID：201002242626167469   整理番号：10A0092778

異なるコンピュータアーキテクチャ上の並列定常状態ソルバーの性能に関する比較研究

Comparison Study of Performance of Parallel Steady State Solver on Different Computer Architectures

著者 (3件)： SOVEIKO Nick (Carleton Univ., ON, CAN) ,  NAKHLA Michel S. (Carleton Univ., ON, CAN) ,  ACHAR Ramachandra (Carleton Univ., ON, CAN)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 29  号： 1  ページ： 65-77  発行年： 2010年01月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： コンピュータ支援回路解析の進歩は効率的アルゴリズムの開発とハ-ドウェア高速化に支えられてきた。ハードウェア高速化の流れに制約が生まれて,1つのパッケージの中の複数CPUコアへと推移したが,従来の順序型回路シミュレーションアルゴリズムは並列ハードウェアの利点を生かせない。時系列アルゴリズムの並列ハードウェア上での高速化のためには,アルゴリズムの中で最大のCPU時間を要する部分,大規模非線形回路の定常状態解析の部分,を並列化することである。本論文では,異なる3つの並列コンピュータアーキテクチャの上での,メッセージパッシングインターフェイス(MPI)に基づく定常状態解析ソルバーの実験結果を報告した。その結果大規模並列定常状態解析は,10の並列処理で8.5倍の高速化となったこと,さらに単にCPUバウンドでなくメモリバウンドでもあることを示した。提案ソルバーが高性能非均一メモリアーキタクチャや分散メモリコンピュータシステムに適合することを明らかにした。

シソーラス用語： *回路解析 ,  CAD【計算機】 ,  計算機アーキテクチャ ,  *並列処理 ,  並列計算機 ,  システムインタフェイス ,  状態 ,  数値解析 ,  *性能評価 ,  高速化 ,  分散メモリ
準シソーラス用語： MPI ,  定常状態

分類 (3件)： CAD,CAM  (JE10000A) ,  ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (4件)： コンピュータアーキテクチャ ,  定常状態 ,  ソルバー ,  研究