文献

J-GLOBAL ID：201002242934281477   整理番号：10A0841809

SOC(システム・オン・チップ)設計の手順の変更

ALTERING THE SOC-DESIGN FLOW

著者 (1件)： WILSON Ron
資料名： EDN  (EDN)
巻： 55  号： 11  ページ： 30-35  発行年： 2010年06月10日 
JST資料番号： E0341B  ISSN： 0012-7515  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SOCの最先端分野ではEDAメーカーが提供する標準の設計手法の枠外の新技法が必要になる。新技法の導入は技術者にも経営者にも負担だが旧来手法に執着して新手法の導入を怠ると開発に失敗する。IPの再利用は設計チームの分散と縮小を可能にするが問題の複雑さを解消することはできない。また電源配線回路やクロック回路は複雑だから他の信号処理回路と同様には処理できない。Open-Silicon社が実施している設計手順を事例にしてSOC設計上の注意すべき問題点を紹介検証した。設計作業全体の中で計画立案に従来以上に多くの設計努力を投入する必要がある。電源配線の設計が物理設計と設計検証に大きな影響を持つ。設計ツールが使用可能になるまでの段階で繰り返し全設計手順の見直し検証を実行する必要がある。

シソーラス用語： *超LSI ,  *半導体チップ ,  *回路設計 ,  *順序回路 ,  知的財産権 ,  ASIC ,  CAD【計算機】
準シソーラス用語： SOC ,  RTL ,  DFM ,  EDA

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： SOC ,  設計 ,  手順