文献

J-GLOBAL ID：201002246374903715   整理番号：10A0492305

再構成可能トポロジーを備えたカスケード可能ランダムニューラルネットワークのチップ

A Cascadable Random Neural Network Chip with Reconfigurable Topology

著者 (4件)： BADAROGLU Mustafa (ON Semiconductor, Vilvoorde, BEL) ,  HALICI Ugur (Middle East Technical Univ., Ankara, TUR) ,  AYBAY Isik (Eastern Mediterranean Univ., Gazi Magusa, TUR) ,  CERKEZ Cuneyt (Eastern Mediterranean Univ., Gazi Magusa, TUR)
資料名： Computer Journal  (Computer Journal)
巻： 53  号： 3  ページ： 289-303  発行年： 2010年03月 
JST資料番号： D0002B  ISSN： 0010-4620  CODEN： CMPJA  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： Gelenbeにより提案され,構成可能ルーティングおよびランダム信号通信を採用しているRNN(ランダムニューラルネットワーク IC(集積回路)を取り上げ,RNN ICにより実装されたRNNネットワークに関する,ネットワーキング/ルーティングと性能評価結果を提示した。ニューロンの構成可能ネットワークアーキテクチャに関しては,単一ニューロンの発火メカニズム,ネットワーク構成,カスケーディングチップを用いたRNNの構築,について論じた。RNN ICチップの実装およびシミュレーションに関しては,VLSIの実装方式,ゲートレベル論理シミュレータを用いた16ニューロンRNNチップのシミュレーション,提案アーキテクチャを用いたXOR関数の実装,について述べた。ASICによる実装を行い,これらチップを用いたRNN実現方式に対しては,最大256ニューロンが容易に結合可能になることを述べた。

シソーラス用語： *ニューラルネットワーク ,  半導体チップ ,  *集積回路 ,  性能評価 ,  ネットワークアーキテクチャ ,  実装設計 ,  計算機シミュレーション ,  超LSI ,  *CAD【計算機】 ,  ニューロン ,  *神経回路網
準シソーラス用語： *IC【集積回路】 ,  *ランダムニューラルネットワーク ,  VLSI ,  *論理シミュレータ

分類 (4件)： ニューロコンピュータ  (JC06010Q) ,  半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A) ,  脳・神経系モデル  (EL02050C)

タイトルに関連する用語 (4件)： 再構成可能 ,  トポロジー ,  カスケード ,  ニューラルネットワーク