文献

J-GLOBAL ID：201002248974928498   整理番号：10A0910011

修正された制御正弦波当てはめ手順に基づく完全集積化組込み自己試験Σ-Δ ADC

A Fully Integrated Built-In Self-Test Σ-Δ ADC Based on the Modified Controlled Sine-Wave Fitting Procedure

著者 (3件)： HONG Hao-Chiao (National Chiao Tung Univ., Hsinchu, TWN) ,  SU Fang-Yi (National Chiao Tung Univ., Hsinchu, TWN) ,  HUNG Shao-Feng (National Chiao Tung Univ., Hsinchu, TWN)
資料名： IEEE Transactions on Instrumentation and Measurement  (IEEE Transactions on Instrumentation and Measurement)
巻： 59  号： 9  ページ： 2334-2344  発行年： 2010年09月 
JST資料番号： C0232A  ISSN： 0018-9456  CODEN： IEIMAO  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 初めての完全集積化組込み自己試験(BIST)Σ-Δアナログ-ディジタル変換器(ADC)チップを示した。このADCは二次ディジタル試験容易性設計Σ-Δ変調器とデシメーションフィルタからなる。このBIST設計は,構成要素の過負荷問題を扱い,セットアップのパラメータ数を減らし,並列乗算器の必要性を除去するために,提案した修正制御正弦波当てはめ手順に基づいている。提案したBIST設計と従来のFFT解析のピーク信号対雑音歪率はそれぞれ75.5dBと75.3dBであった。本ADCはAUTの定格20kHz帯域幅に非常に近い,17kHzよりも大きなディジタル試験帯域幅を達成した。

シソーラス用語： *AD変換器 ,  ΔΣ変調 ,  *BIST ,  可試験性 ,  変調器 ,  半導体集積回路 ,  回路設計 ,  デシメーション ,  雑音特性 ,  正弦波
準シソーラス用語： ΣΔ変調 ,  CMOS集積回路 ,  ビットストリーム ,  SNDR

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (8件)： 正弦波 ,  当てはめ ,  手順 ,  集積化 ,  組込み ,  自己 ,  試験 ,  ADC