文献

J-GLOBAL ID：201002249528864636   整理番号：10A1118985

最小3nm直径を有する全周囲ゲートシリコンナノワイヤ25段CMOSリング発振器

Gate-all-around Silicon Nanowire 25-Stage CMOS Ring Oscillators with Diameter Down to 3nm

著者 (14件)： BANGSARUNTIP S. (IBM T.J. Watson Res. Center, NY) ,  MAJUMDAR A. (IBM T.J. Watson Res. Center, NY) ,  COHEN G. M. (IBM T.J. Watson Res. Center, NY) ,  ENGELMANN S. U. (IBM T.J. Watson Res. Center, NY) ,  ZHANG Y. (IBM T.J. Watson Res. Center, NY) ,  GUILLORN M. (IBM T.J. Watson Res. Center, NY) ,  GIGNAC L. M. (IBM T.J. Watson Res. Center, NY) ,  MITTAL S. (IBM T.J. Watson Res. Center, NY) ,  GRAHAM W. S. (IBM T.J. Watson Res. Center, NY) ,  JOSEPH E. A. (IBM T.J. Watson Res. Center, NY) ,  KLAUS D. P. (IBM T.J. Watson Res. Center, NY) ,  CHANG J. (IBM T.J. Watson Res. Center, NY) ,  CARTIER E. A. (IBM T.J. Watson Res. Center, NY) ,  SLEIGHT J. W. (IBM T.J. Watson Res. Center, NY)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2010  ページ： 17-18  発行年： 2010年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 3~14nm範囲の実効ナノワイヤ(NW)直径と25~55nmのゲート長を有する全周囲ゲート(GAA)シリコンNW FETを用いて,トップダウン型CMOSリング発振器を初めて実現した。NW容量は,円筒形キャパシターと良く一致する,サイズ依存性を示した。電荷ポンピング(CP)方法とコンダクタンス測定の2測定方法により,そのNW素子で低界面準位密度を測定し,確認した。より小型NWサイズでより顕著である,自己発熱をサブ10nm NWで観測した。NW素子中誘起した歪みは,素子性能向上の可能性を示した。良好なプロセス制御により,複雑なNW回路の作製を高歩留で可能にした。これにより,将来のスケーリングCMOS技術用NW回路を評価するのに要求される,集積化NW素子のAC特性を調べることを可能にした。

シソーラス用語： 素子構造 ,  *ゲート【半導体】 ,  *CMOS構造 ,  *リング発振器 ,  *ナノワイヤ ,  *FET【トランジスタ】 ,  発熱 ,  表面準位 ,  歩留り ,  ケイ素 ,  長さ
準シソーラス用語： ゲートオールアラウンド ,  自己発熱 ,  ゲート長

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (6件)： 直径 ,  全周囲 ,  ゲート ,  シリコンナノワイヤ ,  CMOS ,  リング発振器