文献

J-GLOBAL ID：201002249794900184   整理番号：10A0402488

クランプ参照方式および最適参照方式を持つ64Mb MRAM

A 64Mb MRAM with Clamped-Reference and Adequate-Reference Schemes

著者 (16件)： TSUCHIDA Kenji (Toshiba, Yokohama, JPN) ,  INABA Tsuneo (Toshiba, Yokohama, JPN) ,  FUJITA Katsuyuki (Toshiba, Yokohama, JPN) ,  UEDA Yoshihiro (Toshiba, Yokohama, JPN) ,  SHIMIZU Takafumi (Toshiba, Yokohama, JPN) ,  ASAO Yoshiaki (Toshiba, Yokohama, JPN) ,  KAJIYAMA Takeshi (Toshiba, Yokohama, JPN) ,  IWAYAMA Masayoshi (Toshiba, Yokohama, JPN) ,  SUGIURA Kuniaki (Toshiba, Yokohama, JPN) ,  IKEGAWA Sumio (Toshiba, Yokohama, JPN) ,  KISHI Tatsuya (Toshiba, Yokohama, JPN) ,  KAI Tadashi (Toshiba, Yokohama, JPN) ,  AMANO Minoru (Toshiba, Yokohama, JPN) ,  SHIMOMURA Naoharu (Toshiba, Yokohama, JPN) ,  YODA Hiroaki (Toshiba, Yokohama, JPN) ,  WATANABE Yohji (Toshiba, Yokohama, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2010  ページ： 346-348  発行年： 2010年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在盛んに研究されているSTT(スピン伝送トルク)-MRAMでは,MRAMセルのスイッチング電流が大きくなるためそのセルサイズも依然として1μmを超えており,メモリ容量も32Mビットに制限されている。これに対し本論文では,セルサイズ削減のために,垂直トンネル磁気抵抗(P-TMR)デバイスを提案し,それを用いた64Mb STT-MRAMを提示した。そのセルレイアウトと断面を示すとともに,256Kビットの分割型サブアレイサイズを持つアレイアーキテクチャも示した。TMRデバイスのMR比だけでなくメモリセル要素の抵抗変動にも依存する読み出しマージンの評価結果を示した。64Mb MRAMのチップマイクログラフを示すとともに,そのデバイス特徴をまとめて示した。

シソーラス用語： *MRAM ,  不揮発性メモリ ,  トルク ,  磁気抵抗 ,  *レイアウト ,  アレイ ,  記憶素子 ,  システム評価 ,  半導体チップ ,  マイクロ化
準シソーラス用語： MR比 ,  スピン伝送トルク ,  マイクログラフ ,  メモリセル ,  垂直トンネル磁気抵抗

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (3件)： クランプ ,  参照 ,  MRAM