文献

J-GLOBAL ID：201002250403455228   整理番号：10A0191693

22nmと15nmへのCMOSの遷移

CMOS Transitions to 22 and 15nm

著者 (1件)： LAMMERS David
資料名： Semiconductor International  (Semiconductor International)
巻： 33  号： 1  ページ： 12-16  発行年： 2010年01月 
JST資料番号： D0457B  ISSN： 0163-3767  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術の最先端スケーリング動向を紹介した。IBMとIntelでは,22nmノード以降について,完全空乏(FD)化CMOSを15nmロードマップに対して計画している。また,ある種の垂直トランジスタについても真剣に検討している。Intelのプロセス開発責任者Mark Bohrは15nmノード以降ではSOI基板上のFD化が必須であると言っている。さらに,FinFET,SiC,TSV,ヘテロ構造の今後についてなど,最新のスケーリングに関する動向を紹介した。

シソーラス用語： *CMOS構造 ,  スケーリング【計数】 ,  *超LSI ,  *空乏層 ,  垂直型 ,  プロセス開発 ,  *SOI構造 ,  FET【トランジスタ】 ,  炭化ケイ素 ,  バイアホール ,  素子構造
準シソーラス用語： CMOS技術 ,  FinFET ,  SiC ,  TSV【配線】 ,  ヘテロ構造

分類 (2件)： 半導体集積回路  (NC03162T) ,  生産に関する一般問題  (NA01060I)

タイトルに関連する用語 (2件)： CMOS ,  遷移