文献

J-GLOBAL ID：201002250569907062   整理番号：10A1066000

VDDmin及び速度改善のために動的スプリットソースラインスキームを用いた雑音免疫埋め込みNAND-ROM

Noise-Immune Embedded NAND-ROM Using a Dynamic Split Source-Line Scheme for VDDmin and Speed Improvements

著者 (6件)： CHANG Meng-Fan (National Tsing Hua Univ., Hsinchu, TWN) ,  YANG Shu-Meng (National Tsing Hua Univ., Hsinchu, TWN) ,  LIANG Chih-Wei (National Tsing Hua Univ., Hsinchu, TWN) ,  CHIANG Chih-Chyuang (National Tsing Hua Univ., Hsinchu, TWN) ,  CHIU Pi-Feng (National Tsing Hua Univ., Hsinchu, TWN) ,  LIN Ku-Feng (National Tsing Hua Univ., Hsinchu, TWN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 45  号： 10  ページ： 2142-2155  発行年： 2010年10月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 特に低供給電圧において,電荷共有,ビットライン漏れ,及びビットラインクロストーク効果に対するフルコードパターンカバレージを実現する,NAND-ROM動的スプリットソースライン(DSSL)スキームを提案した。このDSSLスキームは,NAND-ROMがより高いセンシング参照電圧及びより短いビットライン展開時間を用いて,その動作周波数及び電力消費を改善することを可能にした。作製した90nm256Kb DSSL NAND-ROM macroは,フルコードパターンカバレージを確認し,3MHzの速度で,0.31Vにおいて働いた。

シソーラス用語： 電圧 ,  *クロストーク ,  *ROM【メモリ】 ,  *NAND回路 ,  不揮発性メモリ ,  電力消費 ,  漏れ電流 ,  超LSI ,  *半導体チップ ,  配線 ,  *データ読取 ,  伝送速度 ,  *雑音余裕 ,  信頼性 ,  ターンアラウンド時間
準シソーラス用語： 低電圧 ,  SOC ,  ビットライン

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 雑音 ,  免疫 ,  埋め込み