文献

J-GLOBAL ID：201002252230644871   整理番号：10A0350232

2.4GHz ISM周波数帯の集積化分数分周-Nシンセサイザを用いた0.6VゼロIF/低IF受信機

A 0.6-V Zero-IF/Low-IF Receiver With Integrated Fractional-N Synthesizer for 2.4-GHz ISM-Band Applications

著者 (4件)： BALANKUTTY Ajay (Columbia Univ., NY, USA) ,  YU Shih-An (Columbia Univ., NY, USA) ,  FENG Yiping (Columbia Univ., NY, USA) ,  KINGET Peter R. (Columbia Univ., NY, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 45  号： 3  ページ： 538-553  発行年： 2010年03月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プロセススケーリングにともない電源電圧低下がアナログ,RFおよび混合モード回路設計に困難の度を深めてきた。本報告は,2.4GHz ISM周波数帯用の超低電圧,低電力および高密度集積デュアルモード受信機の設計について述べる。この受信機は0.55~0.65Vで確実に動作し,BluetoothやZigBeeなどの市販標準と互換性を有している。ここでは,制限された利用可能な信号幅による高い非線形性とトランジスタの制限されたf_T値などの低電源電圧時の設計への挑戦について検討し,これらの課題を解決するために利用した現行のアーキテクチャと回路レベルでの設計手法について述べる。高度に集積化した受信機の試作品チップにはRFフロントエンド回路,アナログベースバンド回路およびRF周波数シンセサイザを含み,これを標準ディジタル90nmCMOSプロセスの枠内で作製した。利得67dB,雑音指数16dB,IIP₃が-10.5dBm,3MHzオフセットのときに-127dBc/Hzのシンセサイザ位相雑音を達成し,32.5mWの消費電力が0.6Vから得られた。そして,1.7mm²の能動エリアを占有するとわかった。

シソーラス用語： バイカッド接続 ,  フィルタ ,  周波数シンセサイザ ,  周波数逓降 ,  無線LAN ,  UHF【周波数】 ,  *MOS集積回路 ,  *回路設計 ,  *受信機 ,  デバイスインタフェイス ,  CMOS構造 ,  消費電力 ,  省エネルギー技術 ,  MOS構造 ,  節約
準シソーラス用語： 省エネルギー

分類 (2件)： 半導体集積回路  (NC03162T) ,  移動通信  (ND08030H)

タイトルに関連する用語 (5件)： ISM周波数帯 ,  集積化 ,  分数分周 ,  シンセサイザ ,  受信機