文献

J-GLOBAL ID：201002252662501710   整理番号：10A1161021

限定モデルデバッグ法

Bounded Model Debugging

著者 (3件)： KENG Brian (Univ. Toronto, ON, CAN) ,  SAFARPOUR Sean (Vennsa Technol., Inc., ON, CAN) ,  VENERIS Andreas (Univ. Toronto, ON, CAN)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 29  号： 11  ページ： 1790-1803  発行年： 2010年11月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 超LSIの設計においては,設計デバッグが大きな問題となっている。本稿では,この問題を解決するエラートレースの制約シーケンスを繰り返し解析する二つの限定デバッグ法を提案した。一つは,増加するサイズのエラートレースの限定サブシーケンスをエラーが見つかるか全てのトレースが解析されるまで繰り返し解析する。もう一方は,エラートレースをクロックサイクルの重ならない限定シーケンスに分割し,それぞれを別々に解析する。それぞれの方法について検討し,統合した方法を開発した。実証実験の結果,第一の方法では79%,第二の方法では100%実際のエラーを発見できた。

シソーラス用語： *超LSI ,  *デバッギング ,  周波数 ,  信号同期 ,  *回路設計 ,  トレース【計算機】 ,  誤差解析 ,  数値計算 ,  計算機アルゴリズム ,  最適化手法
準シソーラス用語： クロック周波数 ,  デバッグ

分類 (2件)： 半導体集積回路  (NC03162T) ,  数値計算  (JE02000J)

タイトルに関連する用語 (2件)： モデル ,  デバッグ