文献
J-GLOBAL ID:201002254027855959   整理番号:10A0978284

フルバンドモンテカルロシミュレーションに基づく高電圧トランジスタの最悪ケースホットキャリア条件の解析

Analysis of Worst-Case Hot-Carrier Conditions for High Voltage Transistors Based on Full-Band Monte-Carlo Simulations
著者 (15件):
資料名:
巻: 17th  ページ: 135-140  発行年: 2010年 
JST資料番号: W1259A  ISSN: 1946-1542  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
フルバンドモンテカルロ素子シミュレータによるキャリア(HC)分布関数の計算に基づく,ホットキャリア劣化物理モデルを用いて,比較的低電圧(LV)のn-MOSFETと高電圧(HV)p-LDMOSの2型の素子の最悪ケース条件(WCC)について解析した。Si-H結合破壊の単粒子(SP)と多粒子機構を,その分布関数(DF)により制御するキャリア加速積分と確実に結合することができた。その被積分関数構造は,分布関数が急減衰する高エネルギーテイル(尾部)の重畳および捕獲断面積,キャリア速度と状態密度の組合せの急増を含んだ。このため,積分の最大値は,DFが最深の高エネルギーテイルを示す位置に対しシフトした。HC劣化のWCCの解析に,DFの高エネルギーテイルの境界エネルギー,SPプロセス率を与える加速積分と全劣化量の数基準を用い,これらの量をストレスソース/ドレイン電圧(V<sub>ds</sub>)とゲート電圧(V<sub>gs</sub>)に対しマッピングした。これらのマップを解析することにより,n-MOSFETでは,0.4V<sub>ds</sub><V<sub>gs</sub><0.5V<sub>ds</sub>の電圧間相関関係を満たす場合,WCCが実現されるが,p-LDMOSでは,最も深刻なHC劣化は最大ゲート電流に対応した。この詳細な結果は,文献に発表されたHC劣化WCCに関する実験結果および経験的概念と一致した。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る