文献

J-GLOBAL ID：201002255502551745   整理番号：10A1000970

雑音,利得,帯域幅を同時に最適化した双負帰還を用いる広帯域コモンゲート型CMOS低雑音増幅器

Wideband Common-Gate CMOS LNA Employing Dual Negative Feedback With Simultaneous Noise, Gain, and Bandwidth Optimization

著者 (3件)： KIM Jusung (Texas A&M Univ., TX, USA) ,  HOYOS Sebastian (Texas A&M Univ., TX, USA) ,  SILVA-MARTINEZ Jose (Texas A&M Univ., TX, USA)
資料名： IEEE Transactions on Microwave Theory and Techniques  (IEEE Transactions on Microwave Theory and Techniques)
巻： 58  号： 9  ページ： 2340-2351  発行年： 2010年09月 
JST資料番号： C0229A  ISSN： 0018-9480  CODEN： IETMAB  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新しい広帯域コモンゲート型低雑音増幅器(CG-LNA)アーキテクチャを提案し,詳細な解析と設計指針を示した。基本的な性能トレードオフの概念を用いて,雑音整合(NF)と電力整合(S11)の間のトレードオフを他の設計パラメータの性能劣化なしに行う増幅器の解析を行い,試作検証した。この回路アーキテクチャは効率的で信頼性の良い双負帰還を用いて広帯域インピーダンス整合,低雑音,高利得,線形性改善,広帯域特性を同時に実現した。試作した増幅器は0.18μmCMOS技術により大きさ0.073mm平方で実現し,1.05~3.05GHzにおいて1.8V供給電圧12.6mWの消費電力であった。その結果,最大電圧利得16.9dB,最小雑音指数2.57dB,入力反射損-10dB以下,最小IIP3が-0.7dBmの特性を得た。

シソーラス用語： *低雑音増幅器 ,  雑音指数 ,  消費電力 ,  *負帰還
準シソーラス用語： CMOS回路 ,  IIP3 ,  *コモンゲート回路

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (8件)： 雑音 ,  利得 ,  帯域幅 ,  最適化 ,  負帰還 ,  広帯域 ,  CMOS ,  低雑音増幅器