文献

J-GLOBAL ID：201002255831558076   整理番号：10A1081650

物理複製防止デバイスアービターPUFの設計および測定評価

Design and Evaluation of Arbiter Physical Unclonable Functions

著者 (5件)： 古橋康太 (立命館大) ,  汐崎充 (立命館大 総合理工学研究機構) ,  福島照理 (立命館大 理工) ,  村山貴彦 (立命館大 理工) ,  藤野毅 (立命館大 理工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 110  号： 210(VLD2010 42-56)  ページ： 13-18  発行年： 2010年09月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ICカードなどの偽造・複製防止技術として製造時のばらつきからデバイス固有のIDを生成するPhysical Unclonabe Functions(PUF)が注目されている。セレクタにより選択される2つの等価な経路において製造ばらつきにより生じる信号伝搬遅延特性の差を用いるアービターPUFのチップ設計・試作を行った。PUFが生成したIDを同一チップでID再現性と,異なるチップ間でのID衝突耐性の観点から評価した。試作PUFに対して同一環境で100回測定を行った場合PUFが生成する90%以上のチャレンジに対するIDが再現された。また,8bitのチャレンジを持つアービターPUFでは,2万個作成すると同一のIDを持つPUFが出現する。これらの実験結果および対応するシミュレーション結果に関して報告する。(著者抄録)

シソーラス用語： 遅れ ,  *遅延特性 ,  伝搬特性 ,  ICカード ,  *情報セキュリティ ,  集積回路 ,  物理的性質 ,  CMOS構造 ,  分散【variance】
準シソーラス用語： *PUF【集積回路】 ,  回路遅延 ,  *偽造防止 ,  製造ばらつき

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (11件)：

• GASSEND, Blaise. Physical Random Functions. MSC Thesis, MIT. 2003
• GUAJARDO, Jorge. FPGA Intrinsic PUFs and Their Use for IP Protection. CHES 2007. 2007, 63-80
• LEE, Jae W. A Technique to Build a Secret Key in Integrated Circuits for Identification and Authentication Applications. Proceedings of the IEEE VLSI Circuits Symposium, 2004. 2004, 176-179
• SUH, G. Edward. Physical Unclonable Functions for Device Authentication and Secret key Generation. Annual ACM IEEE Design Automation Conference, 2007. 2007, 9-14
• KUMAR, Sandeep S. Extended Abstract : The Butterfly PUF Protecting IP on every FPGA. HOST, 2008. 2008, 67-70

タイトルに関連する用語 (5件)： 物理 ,  複製 ,  アービター ,  設計 ,  評価