抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,本連載論文で設計してきたPCI Expressコアにユーザ回路を接続するために,コア接続層を実装した。まず,PCI Expressのエンド・ポイントには様々なコンフィグレーション・レジスタがあるので,VHDL(VHSIC Hardware Description Language)によるレジスタ宣言とコンフィグレーション・リード/ライトのリストを示した。次に,アドイン・カードに割り当てられたメモリ空間の範囲を格納するベース・アドレス・レジスタ(BAR)と,メモリ・トランザクションの際のターゲット・アドレスがどのBARで指定された範囲かを判定する回路について述べた。コア接続層ではトランザクション層から出力されたアドレスやデータ,バイト・イネーブルなどの各種出力値をそのままユーザ回路に渡し,BAR空間ごとの複数のデータ入力ポートから受け取った信号をマルチプレクスしてトランザクション層へと渡すポリシとした。実際にPCIデバッグ・ライブラリを用いて設計したPCI Expressデバイスのメモリ空間を読み書きし,エンドポイントとしての動作を確認した。その一方で速度面で改善の余地があり,リードの遅さはPCI Expressアーキテクチャの根本的問題であることを示した。