文献

J-GLOBAL ID：201002261659554438   整理番号：10A0866486

マルチコアおよびSIMDアーキテクチャに基づく再帰的デジタルフィルタリングの実装

MULTI-CORE AND SIMD ARCHITECTURE BASED IMPLEMENTATION OF RECURSIVE DIGITAL FILTERING ALGORITHMS

著者 (2件)： LEE Dong-Hwan (Seoul National Univ., Seoul, KOR) ,  SUNG Wonyong (Seoul National Univ., Seoul, KOR)
資料名： Proceedings. IEEE International Conference on Acoustics, Speech and Signal Processing  (Proceedings. IEEE International Conference on Acoustics, Speech and Signal Processing)
巻： 2010 Vol.2  ページ： 1550-1553  発行年： 2010年 
JST資料番号： E0316B  ISSN： 1520-6149  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 多くのコンピュータはSIMD(Single Instruction Multiple Data)やマルチコアアーキテクチャを採用して並列処理を行っている。この並列処理はデジタル信号処理プログラムのスループットを上げるのが狙いであるがフィードバックを用いる再帰的アルゴリズムでは依存性問題が生じその実装には多くの問題がある。SIMDアーキテクチャはデータレベル並列性(DLP)を必要としマルチコアアーキテクチャではスレッドレベル並列性(TLP)を必要とする。本稿ではSSE(Streaming SIMD Extensions)命令セットをサポートするペンティアムマルチコアCPUのDLPとTLPを用いて並列性問題に対処し再帰的フィルタリング方程式を実装しその結果得られた高速性を実験結果にて確認した。この方法は適応フィルタの並列計算へも拡張可能である。

シソーラス用語： *マイクロプロセッサ ,  *マルチプロセッサシステム ,  *SIMD ,  *計算機アーキテクチャ ,  並列演算 ,  再帰フィルタ ,  フィルタリング ,  並列処理 ,  スループット ,  命令セット ,  浮動小数点演算
準シソーラス用語： マルチコア

分類 (1件)： 演算方式  (JC02020Z)

タイトルに関連する用語 (5件)： マルチコア ,  SIMD ,  アーキテクチャ ,  デジタルフィルタリング ,  実装