文献

J-GLOBAL ID：201002262446987868   整理番号：10A1320814

分数スパーおよび量子化雑音キャンセレーションによる新しいΣΔ分数-Nシンセサイザアーキテクチャ

A Novel Sigma-Delta Fractional-N Synthesizer Architecture with Fractional Spur and Quantization Noise Cancellation

著者 (3件)： WU Chun-Pang (National Taiwan Univ., Taipei, TWN) ,  TSAO Hen-Wai (National Taiwan Univ., Taipei, TWN) ,  WU Jingshown (National Taiwan Univ., Taipei, TWN)
資料名： IEEE International Symposium on Circuits and Systems  (IEEE International Symposium on Circuits and Systems)
巻： 2010 Vol.2  ページ： 1117-1120  発行年： 2010年 
JST資料番号： A0757A  ISSN： 0271-4302  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来の分数Nシンセサイザにおけるループ帯域幅制限を除去する分数刺激(spur)と量子化雑音を相殺するΣΔ分数Nシンセサイザ回路を開発した。位相検波器,チャージポンプ,VCO,分周器,ΣΔ変調器,補償回路,水晶発振器などから成るこのシンセサイザは,基準信号の後に遅延線を用いて位相誤差を補償する。3.5GHzの合成周波数において180kHzのループ帯域幅を有する位相同期ループを用いた場合,最低でも19dBの分数刺激と量子化雑音を改善した。

シソーラス用語： *周波数シンセサイザ ,  システムアーキテクチャ ,  分数 ,  刺激 ,  量子化雑音 ,  ΔΣ変調 ,  位相同期ループ ,  位相補償 ,  遅延線 ,  SHF【周波数】
準シソーラス用語： キャンセレーション ,  周波数スペクトル

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (6件)： 分数 ,  スパー ,  量子化雑音 ,  キャンセレーション ,  シンセサイザ ,  アーキテクチャ