文献

J-GLOBAL ID：201002265932562908   整理番号：10A1320764

事例研究:CUDAを利用したシーケンスペア型フロアプランのGPU利用実装

Case Study: GPU-based Implementation of Sequence Pair Based Floorplanning Using CUDA

著者 (2件)： CHOI Won Ha (North Carolina State Univ., NC) ,  LIU Xun (North Carolina State Univ., NC)
資料名： IEEE International Symposium on Circuits and Systems  (IEEE International Symposium on Circuits and Systems)
巻： 2010 Vol.2  ページ： 917-920  発行年： 2010年 
JST資料番号： A0757A  ISSN： 0271-4302  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSI CAD業務の実行時間は,集積回路の複雑度増加に伴い著しく長くなっている。その一方で,GPUを利用して計算量の多い業務を高速化する試みが近年報告されている。本論文は,VLSI CADアルゴリズム,特にシーケンスペア型フロアプランアルゴリズムを,GPUを利用して計算する方法の実現可能性を検討した。この場合の以下2つの課題とその解決策を示した。1)既存のCADアルゴリズムは逐次処理用に開発されているため並列処理への書換えが必要である:CUDAと呼ぶ効率的なGPUプログラミング手法を利用する,2)逐次CADアルゴリズムにおけるデータ依存性はGPUの効率を制約する:データ依存性を除去し,並列プロセッサ用に演算の分布を均等化する。一連のフロアプラン問題で実験した結果,元の逐次処理プログラムの16%以下の修正で,平均13.5倍の高速化が実現できた。

シソーラス用語： 超LSI ,  *CAD【計算機】 ,  プログラム実行 ,  マイクロプロセッサ ,  専用プロセッサ ,  計算機アルゴリズム ,  配置問題 ,  *フロアプラン ,  実現可能性 ,  シーケンシャル処理 ,  並列処理 ,  計算機プログラミング ,  依存性 ,  高速化 ,  プログラミング環境 ,  事例研究
準シソーラス用語： *GPU ,  シーケンスペア ,  並列プログラミング ,  並列プロセッサ ,  CUDA

分類 (2件)： CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 研究 ,  CUDA ,  シーケンスペア ,  フロアプラン ,  GPU ,  実装