文献

J-GLOBAL ID：201002267272386934   整理番号：10A1109083

条件付半順序グラフ:モデル,合成,そしてアプリケーション

Conditional Partial Order Graphs: Model, Synthesis, and Application

著者 (2件)： MOKHOV Andrey (Newcastle Univ., Newcastle upon Tyne, GBR) ,  YAKOVLEV Alexandre (Newcastle Univ., Newcastle upon Tyne, GBR)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 59  号： 11  ページ： 1480-1493  発行年： 2010年11月 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プロセッサの複雑性とマルチコアシステムオンチップが急増し,既存モデルの制限から,多くのアプリケーションにおけるマイクロアーキテクチャハードウェアの自動合成を容易化する新パラダイムが求められている。複数の非同期制御論理のための設計方法論が存在するが,プロセスおよびチャネルの集合として全体システムを記述するなどの理由で,制御論理仕様記述に適さない。非同期制御器の仕様記述と合成のための,条件付半順序グラフ(CPOG)モデルおよびCPOGベースの方法論を提示した。提案方式は既存方式に対する利点を示す事例集合を包含し,同一イベント集合上で定義された挙動シナリオを持つシステムクラスの仕様記述に有効である。制御器が異なるイベント順序を開始することによって異なる制御コードに反応する場合には,いつでも適用できる。例えば,CPUマイクロコントローラは命令コードを受取り,適切な半順序NoCルータ内のデータパス演算ユニット集合を作動させて,要求順序に沿ったルーティングプロセス集合を実行する。

シソーラス用語： 有向グラフ ,  条件付け ,  *論理合成 ,  半順序 ,  *同時実行制御 ,  *非同期回路 ,  計算機アーキテクチャ ,  モデリング ,  システム合成 ,  仕様記述 ,  ルータ【通信】 ,  データパス ,  *マイクロコントローラ ,  ハードウェア記述言語
準シソーラス用語： 並行処理制御 ,  マイクロアーキテクチャ

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： 条件付 ,  半順序 ,  グラフ ,  モデル ,  アプリケーション