文献

J-GLOBAL ID：201002267670683051   整理番号：10A1065996

チャネル間タイミング及びメモリエラーのディジタル較正を有する四チャネル時間インタリーブADC

A Four-Channel Time-Interleaved ADC With Digital Calibration of Interchannel Timing and Memory Errors

著者 (3件)： LAW Chi Ho (Univ. California, CA, USA) ,  HURST Paul J. (Univ. California, CA, USA) ,  LEWIS Stephen H. (Univ. California, CA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 45  号： 10  ページ： 2091-2103  発行年： 2010年10月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 0.35μm CMOSプロセスで実現した,四チャネル時間インタリーブアナログ-ディジタル変換器(ADC)を述べた。このADCは,任意の数のチャネルに拡張できる利得及びタイミング較正を利用するが,構成中に帯域幅を制限するために,フォアグランドで適用された。さらに,プロトタイプは,はじめて,バックグランドチャネル間メモリ較正を実証した。この技術は,時間インタリーブが,将来のADC製品に必要な高変換速度及び低電力を達成するのに実現可能な解決方法である応用範囲を拡大するであろう。

シソーラス用語： *インタリーブ ,  *AD変換 ,  *CMOS構造 ,  *アナログ集積回路 ,  *キャリブレーション ,  AD変換器 ,  雑音特性 ,  SN比 ,  分波器 ,  多重装置 ,  誤り検出 ,  *誤り訂正 ,  利得
準シソーラス用語： SNDR

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (6件)： チャネル ,  エラー ,  ディジタル ,  較正 ,  インタリーブ ,  ADC