アナログ回路における多重破局故障の高速シミュレーション法

TADEUSIEWICZ Michal; HALGAS Stanislaw

文献

J-GLOBAL ID：201002268062362729 整理番号：10A0456461

アナログ回路における多重破局故障の高速シミュレーション法

A method for fast simulation of multiple catastrophic faults in analogue circuits

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=10A0456461&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=10A0456461&from=J-GLOBAL&jstjournalNo=H0341B") }}

著者 (2件)： ,
資料名：
巻： 38 号： 3 ページ： 275-290 発行年： 2010年04月
JST資料番号： H0341B ISSN： 0098-9886 CODEN： ICTACV 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

, , , , ,

回路理論一般

, , ,

前のページに戻る