文献

J-GLOBAL ID：201002269161274846   整理番号：10A0731828

変動性の時代のチップ上に45nmシステムを実現する

Realizing a 45nm System on Chip in the Age of Variability

著者 (6件)： LE CAM Laurent (NXP Semiconductors, Nijmegen, NLD) ,  APPLEBY Andy (NXP Semiconductors, Southampton, GBR) ,  HURAT Philippe (Cadence Design Systems, Inc., CA, USA) ,  CARPENTIER Benoit (Cadence Design Systems, Valbonne, FRA) ,  CHEN Kuang-Han (Cadence Design Systems, Inc., CA, USA) ,  VERGHESE Nishath (Cadence Design Systems, Inc., CA, USA)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 7641  ページ： 764106.1-764106.10  発行年： 2010年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 大型の45nmのメディア処理SoC(システムオンチップ)の課題を検討した。また設計をタイミングと製造可能性に限定するための複雑な設計方法についても検討した。シリコンの変動性は物理的な統合および設計のパラメータの性能に影響を及ぼす。リソグラフィとCMP(化学機械研磨)がコンテクスト依存のシステムのばらつきを引き起こす可能性があり,精緻なリソグラフィとCPMの物理的な確認およびレイアウトの最適化が必要になる。DFM(製造に適合させた設計)技術を総合的に利用することにより,高度な製品の実装およびその確認ができる。

シソーラス用語： *超LSI ,  集積回路 ,  *半導体集積回路 ,  化学研磨 ,  構造最適化 ,  可変性 ,  リソグラフィー ,  化学機械研磨
準シソーラス用語： CMP【化学研磨】 ,  *システムオンチップ ,  変動可能性

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： 変動性