文献

J-GLOBAL ID：201002272316138120   整理番号：10A0206064

IFRAを用いるプロセッサに対するポストシリコンバグ位置特定

Post-Silicon Bug Localization for Processors Using IFRA

著者 (2件)： PARK Sung-Boem (Stanford Univ., CA) ,  MITRA Subhasish (Stanford Univ., CA)
資料名： Communications of the ACM (Association for Computing Machinery)  (Communications of the ACM (Association for Computing Machinery))
巻： 53  号： 2  ページ： 106-113  発行年： 2010年02月 
JST資料番号： B0330B  ISSN： 0001-0782  CODEN： CACMA  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マイクロプロセッサの複雑さが増し,ポストシリコン段階で実際のアプリケーション環境におけるチップの挙動を検証することが難しくなっている。特にシステム故障からバグの位置を特定することが,ポストシリコン検証の大きな課題となっている。本稿では,ポストシリコン段階のバグ位置特定法として,IFRA(命令フットプリントの記録と解析)の有効性を実証した研究を紹介する。IFRAでは,チップ設計段階で挿入したレコーダで命令のトレースを記録し,命令フットプリントの収集と解析を行う。システム故障を検出したら,自己無撞着性ベースのプログラム解析技術を利用して,記録された情報をオフラインで走査し解析しバグの位置決めを行う。IFRAを用いる方法は,完全なシステムレベルのバグ再現や,完全なシステムレベルのシミュレーションを必要とせず,従来のスケーラビリティの問題を克服できる。スーパースカラープロセッサに対するシミュレーションによりIFRAの有効性を示す。

シソーラス用語： *マイクロプロセッサ ,  故障検出 ,  位置決め ,  半導体チップ ,  *ハードウェア障害 ,  *ソフトウェア障害 ,  検証 ,  命令セット ,  範囲 ,  トレース【計算機】 ,  プログラム解析 ,  コンシステンシー【計算機】 ,  スケーラビリティ【計算機】 ,  演算プロセッサ ,  計算機シミュレーション
準シソーラス用語： システム故障 ,  スーパースカラープロセッサ ,  バグ ,  フットプリント ,  自己無撞着性

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (1件)： プロセッサ